PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-329694

(43) Date of publication of application: 13.12.1996

(51)Int.CI.

G11C 16/06

(21)Application number: 08-072579

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

27.03.1996 (72)Inventor

(72)Inventor: YAMAMURA TOSHIO TANAKA TOMOHARU

NAKAI HIROTO

(30)Priority

Priority number: 07 71367

Priority date: 29.03.1995

Priority country: JP


(54) NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To attain high speed and optimum writing and narrow

threshold value distribution, in verifying.

CONSTITUTION: When accurate data is not written in all memory cells, a writing control circuit 11 outputs control signals P, C instructing rewriting. A loop counter 12 outputs an output signal Ni showing the number of times of rewriting. A writing voltage control circuit 14 receives the output signal Ni, boosts gradually writing voltage VPP as the number of times of writing increases, also, and controls a boosting circuit 15 so as to hold writing voltage at the maximum value after the writing voltage VPP reaches the upper limit (the maximum value). A timer 13 receives the output signal Ni, and sets a writing time gradually longer as the number of times of writing increases after the writing voltage VPP reaches the upper limit.



LEGAL STATUS

[Date of request for examination]

07.09.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

精+製料+質状の範囲)

(19)【発行国】日本国特許庁(JP) (12)【公報種別】公開特許公報(A) (11)【公開番号】特開平8-329694 (33)【公開日】平成8年(1996)12月13日 (34)【発明の名称】不準発性半導体記憶装置

(51)[国際特許分類第6版]

6110 16/06

G11C 17/00

[審査請求]未請求

(請求項の数]18

(五醛形態]00

(21)【出願番号】特願平8-72579

(22)[出顯日]平成8年(1996)3月27日 (31)[優先権主張番号]特顯平7-71367 (32)[優先日]平7(1995)3月29日 (33)[優先権主張国]日本(JP)

(71)[出願人]

識別番号]000003078

氏名又は名称】株式会社東芝 住所又は居所】神奈川県川崎市幸区堀川町72番地

72][免明者

压名]山村 俊雄

|住所又は居所||神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術セン

(72)[発明者]

氏名]田中 智職

住所又は居所】神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 【発明者】

氏名】中井 弘人 (住所又は居所)神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術セン

74)[代理人]

氏名又は名称] 館江 武彦

(57)[要約]

課題】ベリファイにおいて高速で最適な番き込み、狭い閾値分布を達成する。

「解決手段」整き込み制御回路11は、全てのメモリセルに正確なデータが発き込まれていない場合に、再審き込みを指示する制御信号P、Cを出力する。ループカウンタ12は、音き込みの回数を示す出力信号NIを出力する。書き込み電圧制御回路14は、出力信号NIを受け、書き込み回数が増えるに従って書き込み電圧VPPを次第に上昇させ、かつ、書き込み電圧VPPが上限(最大値)になった後には、書き込み電圧VPPが上限(最大値)になった後には、書き込み電圧VPPが上限(最大値)になった後には、書き込み電圧VPPが上限になった後には、書き込み電圧VPPが上限になって後には、書き込み回数が増えるに従って出力信号NIを受け、書き込み回数が増えるに従って

書き込み時間を次第に長く設定する。

|請求項1] メモリセルアレイと、前記メモリセルアレイのメモリセルにデータを | き込む手段と、前

【請求項8】 請求項7記載の不揮発性半導体記憶装置において、前記プログラムシステムは、前記書き込み電圧制御回路に前記昇圧レベルを設定するための選択信号を出力する書き込み電圧選択回路と、前記書き込み電圧選択回路の選択信号を指定するデコーダと、前記デコーダに7

ログラム信号を与えるヒューズ回路とを含むことを特徴とする。 【請求項9】請求項7記載の不揮発性半導体記憶装置において、前記プログラムシステムによって、前記任意の書き込み回数の初回の前記昇圧レベルを可変にすると共に、前記書き込み電圧が予め決められた上限に至るまで前記昇圧レベルを段階的に分けられる前記任意の き込み回 数が変えられることを特徴とする。

「請求項10」請求項7記載の不揮発性半導体記憶装置において、前記段階的に増加させる さ 3み程圧の供給時間はそれぞれ、前記書き込み電圧が予め決められた上限に至る前における

前記審き込み電圧の段階的に分けられたうちの1回の上昇分に応じた前記メモリセルのしきい電圧上昇分が得られるように設定されることを特徴とする。

めのブコーダと、前記メモリセルに供給するための書き込み電圧を昇圧する昇圧回路と、書き込み回数をカウントするカウンタと、前記カウンタの指定する任意の書き込み回数に至るまでは前記メモリセルへの前記書き込み電圧の供給時間を一定とし、前記任意の書き込み回数の後は前記メモリセルへの前記書き込み電圧の供給時間を投婚的に増加させるタイマと、前記書き込み電圧が予め決められた上限に至るまでの前記昇圧回路による昇圧レベルを、前記任意の書き込み電圧数に応じて段階的に分け、かつ前記書き込み電圧が予め決められた上限に至るとその書き込み電を記するでにで発酵的に分け、かつ前記書き込み電圧が予め決められた上限に至るとその書き込み電を表す。電圧を維持する書き込み電圧制御回路とを具備し、前記カウンタのカウント毎に、前記メモリセルアレイの選択したメモリセルにエレルデータが書き込まれているか否かを判断するペリンアイが行 |求項11] 複数の不揮発性メモリセルを含むメモリセルアレイと、前記メモリセルを選択する1

われ、正しいデータが書き込まれるまでこの選択したメモリセルに対し、前記タイマの制御に従って書き込み動作を行うこと各特徴とする不揮発性半導体記憶装置。 「請求項12」請求項11記載の不揮発性半導体記憶装置において、前記段階的に増加させる費き込み電圧の供給時間はそれぞれ、前記書き込み電圧が予め決められた上限に至る前における前記書き込み電圧の保給時間はそれぞれ、前記書き込み電圧が予め決められた上限に至る前における前記書き込み電圧の段階的に分けられたうちの1回の上昇分に応じた前記メモリセルのしきい電圧上昇分が得られるように設定されることを特徴とする。 【請求項13】請求項11記載の不揮発性半導体記憶装置において、前記書き込み電圧が予め決められた上限に至るまでの前記昇圧回路による昇にベルを、前記任意の書き込み回数に応じ

て段階的に分けるためのプログラム手段をさらに具備する。 て段階的に分けるためのプログラム手段をさらに具備する。 [請求項14] 請求項13記載の不揮発性半導体記憶装置にないて、前記プログラム手段は、前 記書き込み電圧制御回路に前記昇圧レベルを設定するための選択信号を出力する書き込み電圧選択回路と、前記書き込み電圧選択回路と、前記プログラム信号を与えるヒューズ回路とを含み、前記プログラム手段によって、前記書き込み電圧がラめ決められた上限に至るまで前記昇圧レベルを段階的に分けられる前記任意の書き込み電圧が予め決められた上限に至るまで前記昇圧レベルを段階的に分けられる前記任意の書き込み回数

が変わることを特徴とする。 (請求項15] 複数の不揮発性メモリセルを含むメモリセルアレイと、前記メモリセルに供給するための書き込み電圧を昇圧する昇圧回路と、書き込み回数をカウントするカウンタと、前記メモリセルトルの前記審き込み電圧を昇圧する昇圧回路と、書き込み回数をカウントするカウンタと、前記メモリセルのうち、初回から在意回数までは一定時間間隔でカウントさせ、前記任意回数から後の回数は段階的に増加する時間間隔でカウントさせ、前記任意回数のカウントのられた上限に至るまでの前記昇圧回路による具圧レベルを、前記任意回数に広て段階的に分け、ルの前記書き込み電圧が予め決められた上限に至るそでの書き込み電圧が予め決められた上限に至んその書き込み電圧が予め決める。 1 請求項16] 請求項15記載の不揮発性半導体記憶装置において、前記タイマの出力する信号における段階的に増加する時間間隔はそれぞれ、前記書き込み電圧が予め決められた上限に至る前における段階的に増加する時間間隔はそれぞれ、前記書き込み電圧が予め決められた上限に至る前における段階的に増加する時間間隔はそれぞれ、前記書き込み電圧が予め決められた上限に至る前における段階的に増加する時間間隔はそれぞれ、前記書き込み電圧が予め決められた上限に至る前における前記書き込み電圧の段階的に分けられたうちの1回の上昇分に応じた前記メモリセルのときい電圧上昇分が得られるように設定することを特徴とする。

めの音き込み電圧を昇圧する昇圧回路と、書き込み動作の所定回数をカウントする第1のカウンタと、前配所定回数のうちの任意回数から後をカウントする第2のカウンタと、前配メモリセルへの前記書き込み電圧の供給時間を制御するため、前記第1のカウンダによる所定回数のカウントの き込み電圧制御回路と、前記任意回数の初回の前記昇圧レベルを可変にするため、前記者き込み電圧が予め決められた上限に至るまでの前記昇圧回路による昇圧レベルを、前記任意回数に あじて段階的に分けるプログラムシステムとを具備したことを特徴とする不揮発性半導体記憶装 うち、初回から前記任 意回数までは一定時間間隔でカウントさせ、 前記任意回数から後の回数は 段階的に増加する時間間隔でカウントさせる信号を出力するタイマと、前記書き込み電圧が予め 決められた上限に至るまでの前記昇圧回路による昇圧レベルを、前記任意回数に応じて段階的 【請求項17】複数の不揮発性メモリセルを含むメモリセルアレイと、前記メモリセルに供給するた こ分け、かつ前記書き込み電圧が予め決められた上限に至るとその書き込み電圧を維持する書

[請求項18] 請求項17記載の不揮発性半導体記憶装置において、前記プログラムシステムは、 前記書き込み電圧制御回路に前記昇圧レベルを設定するための選択信号を出力する書き込み 電圧選択回路と、前記書き込み電圧選択回路の選択信号を指定するデコーダと、前記デコーダ にプログラム信号を与えるヒューズ回路とを含むことを特徴とする。

http://www6.ipdl.jpo.go.jp/Tokujitu/tjitemcnt.ipdl?N0000=20&N0400=text%2Fhtml&N0... 02/07/22

٠.. : 発明の詳細な説明

産業上の利用分野1本発明は、不揮発性半導体記憶装置に関する。特に不揮発性半導、表置のデータ客き込みの高速化及び最適化をするための審き込み系制御回路に関する。

し、書き込みの終了したッピットに対しては再審き込み動作を禁止し、書き込みが不完全なピット (メモリセルと同意)にのみ再審き込み動作を実行する。全ピットに対してデータの審き込みが終了 するまで書き込みと検証を繰り返すことにより、ピット毎の書き込みの速きの違いに応じて最適な 【従来の技術】従来、例えば電気的に書き込み及び消去が可能なスタックゲート型の不揮発性半導体メモリ装置には、ビット毎ペリファイ方式が採用されている。ビット毎ペリファイ方式においては、メモリセルにデータの書き込みを行った後に、ビット毎に書き込みが終了したかどうかを検証 書き込みが実現できる。

[0003]このようなピット毎ペリファイ方式は、全てのデータを所定のメモリセルに書き込んだ後において、同一のデータが書き込まれた各々のメモリセルのしきい電圧の分布の幅を狭くする手段として知られているものである。なお、ビット毎ペリファイ方式に関しては、例えば1990 Syposium

on VLSI Circuit (105~106ページ)に詳細に記載されている。 [0004]また、ペリファイ時に書き込み回数の増加に合わせて書き込み電圧を段階的に上昇させる方式が考えられた。この方式は、ピット毎ペリファイ方式と共に用いられ、メモリセルに与える電圧ストレスを少なくしながらデータの書き込みを全ピットに対してなるべく短い時間で完了させようという技術である。(例えば、特願平6-147918号(特願平5-158386に基づく優先権主張)

を参照)

100031cがし、このよりニップナーは「おいった」といるリングリン・ストラン・ストラン・ストラン・ストラン・スタの、ゲート酸化酸の耐圧また。このようなメリカルまたは周辺 回路を構成するトランジスタの、ゲート酸化酸の耐圧また。「接き込み動作によって決定されるからである。よって、母き込み衛圧が高大、上限値)になった時点の母き込み動作においてもデータの書き込みが完全に達成されないメモリセルが存在する恐れがある。このようなメモリセルについては、その後、データの書き込みが完了するまで再書き込み動作を繰り返し適当回数だけ行う。
[0006]しかしながら、上記上限の書き込み電圧が再び同じ書き込み時間でもって繰り返し再書き込み動作が繰り返し回数が増加することになるまでの事書き込み動作の繰り返し回数が増加することになるまでの事書き込み時の後り返し回数が増加することになるまでの事書き込み時の後り返し回数が増加する。日本の事を込み動作の様り返し可数が増加すれば当然その分のベリフィ イカセス上の「日本の大のの男 圧時間が増大する。このような現象はメモリンステム全体の書き込み時間を長くし、消費電力を増大させる。
[0007]また、この他の問題として、プロセス上のほこうきがメモリセルを体の書き込み特性に影響し、デップ毎に母き込み特性が偏向することが考えられる。このような現場がよりでは、例えば、コローティングゲートを有するメモリセルを構成するデート総線膜の両きと幅がある。書き込み電圧をメモリセル内に伝達するには、制御ゲートとフローティングゲートをの間のゲート総線膜の両者にそれぞれ形成されるキャパシタのカップリン知識をパージが表との間のゲート総線膜の両者にそれぞれ形成されるキャパシタのカップリン知識象が伴うので、メモリセルトランジスタのチャネルの長さとに、及びゲートとの間のゲート総線膜の両者にそれぞれ形成されるキャパシタのカップリン知識象が伴うので、メモリセルトランジスタのチャネルの表さとには、及びゲートとの間のゲートを機能、フローティングゲートと基板との間のゲートを機能、フローディングがタクのファップの間でばらつけば、母き込み特性が微妙に高います。 (0005)しかし、このようにベリファイ時において段階的に上昇させる書き込み電圧に関し、これを

異なるメモリチップが製作される。

[0008]しかしながら、従来ではこのようなプロセス上のばらつきは考慮されずに、メモリセル全体の智き込み特性にどのような偏りがあるチップであっても、客き込み動作では一様に予め決め られた書き込み電圧を与える方式であった。

「発明が解決しようとする課題」書き込み回数の増加に合わせて書き込み電圧を段階的に上昇させる方式では、無制限に書き込み電圧を上昇させることができない。即ち、この方式における書き込み電圧の上限は、メモリセルまたは周辺回路を構成するトランジスタのゲート酸化膜の耐圧ま たは接合耐圧によって決定される。

ていないメモリセルが存在する場合、そのメモリセルについては、その後に再巻き込みをその上限の書き込み電圧で、かつ同じ書き込み時間で繰り返し行うと、データの書き込みが完全に行われ

るまでの苺き込み動作の繰り返し回数が増加し、それに伴って、その増加分のペリファイ時間及び舂き込みのための昇圧時間が増大する。このような現象は、全体の書き込み時間を長くし、消

[0011]また、従来ではプロセス上のばらつきは考慮されずに、メモリセル全体の き込み特性にどのような偏りがあるチップが製作されても、書き込み動作は一様に予め決められた書き込み

電圧を与える方式でチップ毎の書き込み特性のばらつきに対処できなかった。 [0012]本発明は、上記問題点を解決すべくなされたもので、第1の目的は、メモリセルのしきい 電圧の分布が広がらずに高速なデータ書き込みを実現する不揮発性半導体配億装置を提供する

ことにある。

[0013]この発明の第2の目的は、メモリセルのしきい電圧の分布が広がらずに高速なデー9番き込みを、チップ毎のメモリセルの客き込み特性に応じつつ実現する半導体メモリ装置を提供する ことにある。

前記メモリセルアレイのメモリセルにデータを書き込み手段と、前記メモリセルアレイのメモリセル からデータを読み出し、正確なデータが書き込まれているか否かを判断する手段と、前記メモリセル ルアレイの全てのメモリセルに正確なデータが書き込まれていない場合に再書き込みを実行する 手段と、前記再書き込みの書き込み回数が増えるに従って書き込み電圧を次第に上昇させ、か つ、書き込み電圧が最大値になった後には、書き込み電圧を最大値に維持し、前記再書き込みの 書き込み回数が増えるに従って書き込み電圧を最大値に維持し、前記再書き込みの 書き込み回数が増えるに従って書き込み時間を次第に長く設定する手段とを備えることを特徴と 課題を解決するための手段】上記第1の目的を達成するために、本発明は、メモリセルアレイと、 0014 ş

[0015]上記第2の目的を達成するために、本発明は、上記書き込み電圧が最大値に至るまでの昇圧のレベルを、書き込みの回数に応じて段階的に分けるためのプログラム手段をさらに具備

[0016]この発明によれば、巻き込み電圧が上限に達すると書き込み時間を延ばして書き込み 効率を上げる。また、チップ毎の書き込み特性に応じるためにプログラム手段によって書き込み電 圧の昇圧レベルの段階を可変にする。

【毎明の実施の形態】図11は本発明の第1の実施形態に係る不揮発性半導体メモリ装置の要部を示す回路フロック図である。図2は図1の回路の動作を示すタイミング図である。図3は図1の回路に関する番き込み動作の制御を示すフローチャートである。本発明では、図3に示したようなき込み及びベリファイ動作をチップ内部の制御回路あるいはチップ外部のコントローラの制御によ 0017

[0020]図1]こ示す回路ブロックの系は、図3に示すST1~3までのデータ き込みの一連の動作を制御する。ST4以降はベリファイ系回路(図示せず)に制御が移行し、ベリファイ系回路が再售き込みを必要とした場合にはこの図1の書き込み系回路に制御が戻される。[0021]図1において、メモリセルアレイ中のメモリセル181はMOS型の不揮発性メモリトランジスタであり、電荷を蓄積するフローティングゲートを有する。フローティングゲート上に配する制御ゲートCGは前記メモリセルアレイ中のフード線に相当する。Dは基板上のドレイン、SLは基板上のツースである。本発明に係る音き込み電圧VPPは制御ゲートCGに印加される。不揮発性のメ モリセルトランジスタは、書き込み時には基板と制御ゲートGGとに印加される電位の差の絶対値

「0022」デップ外部からのコマンド信号を受けてチップ書き込みモードに入ると、書き込み制御回路11は、制御信号P、 Cを出力する。データの書き込みが開始されると、書き込み制御信号Pの電圧は、"」レベルから"H"レベルへ変化する。制御信号Pの電圧は、データの書き込み動作を行っている期間(昇圧の時間も含む)、"H"レベルに保持されている。制御信号にはタイマ13にも入力される。制御信号には昇圧が完了レメモリセルに書き込み電圧を与えるための信号である。制御信号には昇圧が完了レメモリセルに書き込み電圧を与えるための信号である。制御信号Cが"H"レベルに変化すると、タイマ13は、計時動作を開始する。 [0023]タイマ13は、データの書き込みの回数に応じた所定時間が経過すると、パルス信号Sを出力する。このパルス信号Sが書き込み制御回路11に入力されると、費き込み制御回路11は、制御信号P、Cの電圧を"H"レベルから"L"レベルに変化させる。これにより、1回のデータの書き込みが終了する。一方、カウン912は、タイマ13からの信号Sを受け、データの書き込み回数をカフルが終了する。一方、カウン912は、タイマ13からの信号Sを受け、データの書き込みの数をあり

ントする。カウンタ12は書き込み回数(CNT)を表す信号N1、N2、一を出力する。カウンタ12は書き込み回数(CNT)を表す信号N1、N2、一を出力する。カウンタ12は書き込み回数(CNT)を表す信号N1、N2、一を出力する。カウンタ12の出力信号N1、N2、一には、タイマ13及び巻き込みで用が向向の路・日き込みである。 10024]昇圧回路15は"H"レベルの制御信号Pが入力されると、母き込み電圧の昇圧動作を開始する。昇圧回路15が働作を開始してから一定期間が経過すると、昇圧回路150出力電圧VPPは、第1の番き込み電圧VPP1になる。昇圧回路15の出力電圧VPPは、第1の番き込み電圧が開始になる。身なわち、春き込み電圧制御回路14は、青少の書き込みの回数に応じて、昇圧回路15の出力電圧VPPのレベルを決定する。 [0025]上述のように、1回目のデータの書き込みでは、書き込み電圧制御回路14は、昇圧回路15が出力電圧として第1の書き込み電圧VPP1を出力するように、昇圧回路14は、昇圧回路15が出力電圧として第1の書き込み電圧VPP1を出力するように、昇圧回路15を制御する。この後、制御信号Cの電圧は、"L"レベルから"H"レベルへ変化する。 書き込み電圧出力回路16は、制御信号Cが"H"レベルの期間、昇圧回路15の出力電圧(音き込み電圧)を、ロウデコーダ17によりでプローダ17によりで記訳されたメモリセルの制御ゲートCG(ワード線)に上記書き込みによりコーグ17によりに表記を表記を表記を表記を表記を表記と み電圧が印加される。

[0026]この後、ベリファイ動作はこの回路系以外で行われる。ベリファイ・リードされた後、メモリセルに所定のデータが正確に書き込まれているか否かをチェックされ、全てのメモリセルに対して 正確にデータが書き込まれている場合には、データの書き込みが完了したと判断し、全体の書き込み動作を終了させる。また、少なくとも1つのメモリセルに対して書き込みが不十分である場合には、2回目のデータの書き込み (再書き込み)を実行する。

[0027]上記と同様に、2回目のデータの書き込みが、書き込み電圧VPP2によって行われる。この2回目のデータの書き込みよっても全てのメモリセルに対して正確にデータが書き込まれない場合には、全てのメモリセルに対して正確にデータが書き込まれるまで、3回目以降のデータの書き込み(再書き込み)を実行する。

[0028]ところでカウンタ12は、タイマ13の信号Sを受けることにより、その信号Sを受け取った時点での母き込みの回数を記憶する。カウンタ12の出力が予め設定された回数Kになるまでは、タイマ13はカウンタ12の出力NIに基いて、各番き込み回数での審き込み時間T(n)が一定時間に

なるように信号Sを出力する。

[0029]カインタ12からの信号を受ける客き込み電圧制御回路14は、カウンタ12の出力が予め設定された回数Kになるまでは、書き込み電圧がAVPPプン上昇するように書き込み電圧VPPを制御する。カウンタ12の出力が予め設定された回数Kより大きくなると、すなわちK+1回目以降の書き込みにおいては、タイマ13は、カウンタ12の出力NIに基いて、各書き込み回数での書き込み 時間T(n)が、A×T(n-1)になるように信号Sを出力する。また、書き込み電圧制御回路14はこのカウンタ12の信号を受け、音き込み回数K以降のデータ書き込みにおいては上限の書き込み 電圧VPPmax を維持するように制御される。

[0030]すなわち、回数Kは、書き込み電圧が上限のVPPmax になる回数であり、Aは、書き込み電圧の上昇分 Δ VPPに依存する値であり、nは、書き込み回数であり、T(n)は、n回目のデータの書き込みにおける書き込み時間である。すなわち、図2の例では回数K=3、A=4であり、初回のデータの書き込み時間T(1)=t、2回目のデータの書き込み時間T(2)=t、3回目のデータの書き込み時間T(3)=tである。

[0031]つまり、昇圧回路15の出力電圧(春き込み電圧)VPPが上限のVPPmax になるまでは、「書き込み時間は、一定時間にある。昇圧回路15の出力電圧(巷き込み電圧)を書き込み回数ごとにVVPP(例えば1. 5V)ずつ上昇させ、昇圧回路15の出力電圧VPPが上限のVPPmaxに達し

である。 (ロクトリスタ を発送の) できる。 (ロクトリスタ を発送している。) できる。 (ロの2) すなわち、 (国2の例において、4回目のデータの書き込み時間T(4) = 4×T(n-1)になるように変化させる。 (ロの32) すなわち、 (国2の例において、4回目のデータの書き込み時間T(4) = 4×T(5-1) = 4×T(4-1) = 4×T(3) = 4、5回目のデータの書き込み時間T(5) = 4×T(5-1) = 4×T(4) = 16にであり、 (国元いが、6回目のデータの書き込み時間はT(5) = 4×T(5-1) = 4×T(5) = 64となる。 (ロの33) 上記例で、A=4である理由を説明する。本願発明では、昇圧回路15の出力電圧(書き込み電圧) ハアトが上限のVPPmax に達したときは、それ以降のデータの書き込みについては、き込み電圧 (ロンタイプ・ロンタイプ・ロンドン・では、き込み電圧 (ロンタークの書き込みについては、書き込み時間を長くしている。つまり、書き込み電圧 (ロンタークの書き込み・動作におけるメモリセルのしきい電圧の変動分のさらなる拡大を、書き込み時間を変化させること とき(n=K=3)、これ以降のデータの書き込みについては、昇圧回路15の出力電圧は、 によって達成している。

[0034]本願発明は、書き込み電圧の上昇分AVPPと、書き込み時間T(n)との間における以下 の関係を応用したものである。

ΔVPP = 2. 6·log ΔT ···(1) ΔT = T(n) / T(n−1) ···(2) (但し、係数2. 6は、製造プロセスに

従って、例えば、書き込み電圧の上昇分 Λ VPPが約1.5Vとした場合、この き込み電圧の上昇 γ Λ VVPPによるメモリセルのしきい電圧の変動分と等価な書き込み時間の変化分 Λ Iは、約 Λ Λ

【0035】図4はセルのしきい電圧を∆V地上昇させる、書き込み電圧の上昇分∆VPPと、この∆VPPに等価な書き込み時間の関係を示す特性図である。説明のためメモリセルMC1, MC2, MC3は共に書き込み終了直前で同じしきい電圧レベルを持つとする。メモリセルMC1は、き込みが遠く、メモリセルMC3は碧き込みが遅い。メモリセルMC2は密さの中間の特性を持ってい

[0036]ルーブ1, 2, 3…5 は、図3の書き込みーペリファイ動作のルーブの回数である。3回目の客き込み(ルーブ3)までは書き込み電圧はAVPP(=1.5V)ずつ増加し、その後は、同じ電圧VPPmax のままである。4回目の書き込み(ルーブ4)以降の客き込み時間の変化分ATは各々前の時間分の4倍とした。このような条件は上述の図2と同じである。

き込み電圧を毎回AVPPずつ上昇させているので、書き込み時間に比例してセルのしきい電圧は

[0038]メモリセルMC2 は4回のループで審き込み完了する。ループ4 からは、書き込み電圧はもはや上限(VPPmax)に達しているため上昇せず、VPPmax を維持する。従って、ループ4 以降では、審き込み電圧をさらにAVPP上昇させたときのセルのしきい電圧の変動分(点線41)と等価な分だけのセルのしきい電圧の変動分を、書き込み時間を変更することによって得る。セルのしきい電圧の推移は書き込み電圧を一定とすると、審き込みに要する時間は指数関数的に増大する。よって、ループ4 ではセルのしきい電圧はカーブ42のように推移することを考慮して、ループ3

の音き込み時間(t)より長い書き込み時間(4t)が必要である。 【0039】メモリセルMC3 は5回のループで書き込み完了する。ループ4 におけるカーブ43はカーブ42と同様である。ループ5 では、ループ4 の書き込み効果に比べて書き込み電圧をさらにAVPP 上昇させた場合のセルのしきい電圧の変動分と等価な分だけのセルのしきい電圧の変動分を実際に得るために、さらに書き込み時間を変更する。ループ5ではセルのしきい電圧はカーブ44のように推移することを考慮して、ループ4の書き込み時間(41)より長い書き込み時間(161)が必

[0040]上記構成によれば、書き込み電圧が上限(VPPmax)に達した後は、それまでの き込み電圧の上昇分(AVPP)に相当する分だけ書き込み時間を毎回増加させる。このため、全ての書き込み動作にわたって、書き込み回数を重ねる毎に徐々に書き込み効率をアップさせることができる。これにより、毎回十分な書き込みを行った後、ベリファイ・リードができ、高速なデータの き込みが実現できる。

[0041]例えば、メモリセルへの初回の書き込み時間にして、ペリファイ・リード及び き込みのための昇圧の時間の和の時間がであり、上記書き込み時間に等しいとする。上述した第1の実施形態を適用して、すべてのメモリセルの書き込みが完了するまで5回のループを要するとすると、全体の書き込み時間は、(t+t)+(t+t

それぞれにベリファイ・リード及び書き込みのための昇圧の時間はパかかるため、全体の書き込み時間は、(t+t) ×23=46t …(4)となり、このような効率の悪いループがシステム全体の書き込み時 せない場合を考えると、セルのしきい電圧の上昇が不十分なままベリファイ・リードと書き込みのための昇圧を何度も行うことになる。すなわち、本発明では5回のループで足りるのに対し、この場合では上記4に44回分、上記16は16回分のループに相当するから計23回のループとなり、

(0043]上記から、(4) 式に比べて(3) 式はメモリ全体の書き込み時間を65%短縮している。

ように、本願においては不必要なペリファイリード及び書き込みのための昇圧の時間を省略することができ、全体の書き込み時間を短縮することができる。 ことができ、全体の書き込み時間を短縮することができる。 [0044]上述の第1の実施形態では、3回目のデータの書き込みまでは、書き込み電圧(制御ゲート電圧)を除々に上昇させ、4回目以降のデータの書き込みは、書き込み電圧(制御ゲート電圧)を一定にして書き込み時間を長くしている。 [0045]しかし、第1の実施形態では、1つのウェハで複数製作される全てのチップにおけるメモリセルに対して一律に同一の条件で再書き込みを実行する仕様となるため、チップ間で書き込み特性のほこの言うさが生じた場合には、必ずしも最適ではなくなる恐れがある。その理由を例1、例2とし

(2046](例1):プロセスの変動等により、設計に比べてデータの番き込みが比較的遠いメモリセルを有するチップが製作されたとすると、このチップは通常のチップと比較して少ない書き込み回数で書き込みを終了することになる。この場合、書き込み後のメモリセルのし合い電圧の分布は通常より高くなり、さらに最悪の場合には過春き込み状態になるメモリセルが存在する可能性がある。過春き込み状態とは、読み出し動作において正常な読み出しが不可能となる領域にセルのしきい電圧が分布することをいう。このようなチップに対しては、通常よりも低い審き込み電圧に設定して、審き込み後のセルのしきい電圧の分布を低い位置に初える必要がある。 [0047](例2):プロセスの変動等により、設計に比べてデータの書き込みが比較的違いメモリセルを有するチップが製作されたとすると、このチップは期待した所望回数以内の書き込み動作で十分なデータ審き込みが行えないため、このチップは関しては初回から書き込み電圧をある程度上げて書き込み回数の増加を抑える必要がある。

[0048]このような危債を解消するために、本発明は第2の実施形態を提供する。図5は本発明の第2の実施形態に係る不揮発性半導体メモリ装置の要部を示す回路ブロック図である。図6は図5の回路の動作を示すタイミング図である。この第2の実施形態は、チップ毎に、最適な書き込み電圧の与え方が選択できるようにチップ製作後に書き込み電圧の与え方が選択できるようにチップ製作後に書き込み電圧の与え方をプログラムする回路

[0049]図5に示す回路プロックの系は、図3に示すST1 ~3 までのデータ書き込みの一連の動

作を制御する。ST4 以降はベリファイ系回路(図示せず)に制御が移る。ベリファイ系回路が再音き込みを必要と判断した場合にはこの図1の書き込み系の回路プロックに制御が戻される。 [0050]図5において、書き込み制御回路11は、チップ外部からのコマンド入力を受けて書き込みモードを認識すると、チップ全体の書き込み動作を制御する。書き込み制御回路11は、各書き込み毎年に、制御信号P. Cを出力する。制御信号Pは、書き込み電圧制御回路14、昇圧回路15及びヒューズデコーダ20をそれぞれ活性化させる。昇圧回路15は、電源電圧VCCに基いて書き込み 電圧VPPを発生する。

みパルス(信号S)を出力する。

した後の春き込み回数をカウントし、信号Mjを出力する。タイマ13は、ルーブカウンタ12bの出力信号Mjを受けることにより、春き込み電圧VPPが上限に強した後の き込み回数に比例して き込み時間を増加させる信号Sを出力する。すなわち、タイマ13は、春き込み電圧VPPが上限に違した後は、制御信号Cのパルス幅を一定倍率で広げるように信号Sを制御する。 「6005」図7は、図5中のトリミングヒューズ回路19の回路構成の一例を示すものである。図8は、図5中のヒューズデコーダ20の回路構成の一例を示すものである。両者とも実際には上記構成の回路が複数必要である。ここでは、トリミングヒューズ回路19は、図7の回路3個の組み合わせ構成である(i=1 ~3)。ヒューズデコーダは、図8の回路8個の組み合わせ構成である(i=1 ~3)。ヒューズデコーダは、図8の回路8個の組み合わせ構成である(i=1 ~3)。

[0056]トリミングヒューズ回路は、直列接続された5つのインパータ61~65と、MOSトランジスタ66と、ヒューズ67とから構成される。 制御信号Pは、インパータ61及びMOSトランジスタ66のゲート に入力される。ヒューズ67はポリシリコン層で形成され、溶断はレーザ照射により行う。ヒューズ67 は、インベータ62の出力ノードFMOSトランジスタ66のドレインの間に接続される。MOSトランジ スタ66のソースは、接地点に接続される。

[0057]プログラム信号FSI(|=1~3)は、インパータ64から出力され、プログラム信号FSIB(i =1~3)は、インパータ65から出力される。ヒューズデコーダは、制御信号PとFSIまたはFSIBが 入力されるNAND回路71と、NAND回路71の出力信号を反転させて信号TRMI(i=1~8)を出

カするインパータ12とから構成される。 [0058]このようなトリミングヒューズ回路19及びヒューズデコーダ20において、ヒューズ67が切断されるか否かによって、信号TRMi(i=1~8)のうちの1つが"H"レベルになる。これにより、8通りの書き込み電圧VPPの供給パターンを選択することが可能になる。このようなVPP供給パターンの選択を以下、書き込み電圧VPPのトリミングと呼ぶ。この実施形態では、書き込み電圧のトリ

ニンガをアンプ製造後のダイソート工程で行う。 「0059」図9はヒューズデューダ20からの出力信号TRMI(i=1~8)により選択される音き込み 電圧VPPを示したものである。横軸はヒューズデューダの出力信号TRMiを元、縦軸は信号TR MIにより選択される書き込み電圧VPPを示している。なお、縦軸の1目盛りは、例えば0.5Vであり、書き込み回数毎のステップ幅は、例えば1.5Vである。 「0060」図9においては上限の書き込み電圧VPPmaxはV10に対応する電圧である。この上限 の書き込み電圧は通常、チップの動作の信頼性を確保するため、メモリセルまたは周辺回路を構成するトランジスタのゲート酸化膜耐圧あるいは接合耐圧よりある一定電圧分低に設定する。書き 込み電圧選択回路21からの信号VI・VIののうちいずれかが選択されることにより、対応する。書き

込み電圧が発生するようになっている。 [0061]なお、図6のV10、V10F は、トリミング (信号TRMI)に関係なく書き込み電圧が上限になる場合の共通の波形である。また、TRMI ~7 はそれぞれ、初回の書き込み電圧と次の き込み電圧との差が1. 5Vであることから、Vi, Vi+3 はトリミングにおいて、TRM1 ~7 に共通する波形であるので代表的に示した。

[0064]上記ループ4における書き込み後に、さらに書き込み不十分なメモリセルに対してはそれぞれ、図示しないループ5における、信号V10に対応する書き込み電圧VPP(上限のき込み電圧VPPmax)によるメモリセルへの審き込みが実行される。このときには、審き込み時間が長くなり、仮に書き込み電圧をさらにAVPP(例えば1.5V)上昇させたときのメモリセルのしきい電圧

02/07/22

http://www6ipdljpo.go.jp/Tokujitu/tjitement.ipdl

Output <u>-</u> 7 2 に等価的な書き込み時間が設定される。ループカウンタ12aが所定の書き込み回数をカウントしたときは書き込み動作を終了する。この時点でまだ書き込み不十分なメモリセルがあれば、異常終 の変動分に相当する書き込み時間が設定される。それ以降、書き込み回数が増える毎にΔVPP

了として図3のフローを集施する回路系の外に検出される。 「0065」上記(例2)のような特性を持つチップには、例えば、TRM6 の電圧VPPの供給パターン が選択される。すなわち、トリミングヒューズ回路19でプログラムされ、ヒューズデコーダ20の出力 信号TRM6 が"十"レベルとなる。これにより、このチップは春き込み電圧VPPとして、選択信号V 6. V9、V10に対応する電圧のうちの1つが各番き込み回数毎に供給されるようになる。 (0066)すなわち、春き込み動作の初回であるルーブ(図3の母き込み・ベリフ・イ動作のST1 ~6 のルーブの1回目をいう)における、信号V6 に対応する書き込み電圧VPPによるメモリセル への書き込みが実行される。この書き込み動作で書き込み不十分なメモリセルがあれば、そのメ をリセルに対してそれぞれ、次のループ2 における、信号V9 に対応する書き込み電圧VPPによるメモリセル があれば、そのメモリセルに対してそれぞれ、次のルーブ3 における、信号V10に対応する書き込み不 があれば、そのメモリセルに対してそれぞれ、次のルーブ3 における、信号V10に対応する書き込み不十分なメモリセル み電圧VPP(上限の書き込み電圧VPPmax)によるメモリセルへの書き込みが実行される。

「0067]上記ルーブ3 における書き込み後に、さらに書き込み不十分などりセルに対してはそれぞれ、図示しないルーブ3 における書き込み後に、さらに書き込み不十分などりセルに対してはそれぞれ、図示しないルーブ3 における書き込み後に、さらに書き込み年十分などりセルに対してはそれぞれ、図示しないルーブ3 における。信号といいに対応する書き込み電圧VPPに上図の書き込みでは、電き込み電圧を言にΔVPP(例えば1.5V)上昇させたときのメモリセルのしきい電圧の変動分に相当する審き込み時間が設定される。それ以降、審き込み回数が増える毎にΔVPPに等価的な書き込み時間が設定される。レーブカウンダ12aが所定の書き込み回数を力ウントしたときは、き込み動作を終了する。この時点でまだ書き込み不十分なメモリセルがあれば、異常終了として図3のフローを実施する回路の外に後世される。「2カコの保護の11の回路が1個により構成される。個101年表れでは、図5中の書き込み電圧選択回路21の借図11の回路が1個により構成される。電き込み電圧選択回路21は、図5中の書き込み電圧選択回路21の借図11の回路が1個により構成される。留101によれて、MOSトランジスタ91a、91b(i=1 ~8)は、ノード100 と接地点との間に直列接続され、各ゲートには、入力信号対MPUT i(i=1 ~8)は、ノード100 と接地点との間に直列接続され、各ゲートには、入力信号対MPUT i(i=1 ~8)は、メードは入力信号対MPUT iが入力される。これらドライブ用のMOSトランジスタ91a、91b(i=1 ~8)は、Nチャネルエンバンスメント型MOSトランジスタである。負荷用のMOSトランジスタ92a、99bは、Nチャネルディブレッション製MOSトランジスタであり、一片100 と電流端子との間に直列接続されている。 ンパータ99cにより反転され、客き込み電圧選択信号VI((=1~10)となる。 [0069]図11において、審き込み選択信号VI0は、NORゲート101 及びインパータ103 に入力される。また、リセット信号R及びNORゲート101 の出力信号は、NORゲート102 に入力される。NORゲート102 の出力信号は、NORゲート101、NANDゲート104 及びインパータ106 に入力される。 る。インパータ103 の出力信号は、NORゲート101、NANDゲート104 及びインパータ106 に入力される。N MOSトランジスタ99a, 99bのゲートは、共にノード100に接続されている。ノード100の電位は、

max になったことを伝達する。信号Fを受けたタイマ13は書き込み毎に書き込み時間を所定時間長くするよう書き込み制御回路11に信号S(パルス)を供給すると共に、ループカウンタ12a, 12bにパルスをカウントさせる。表1は、図10及び図11の書き込み電圧選択回路の入出力表を示して [0070]すなわち、図11はNORゲート101と102によりフリップフロップを構成し、書き込み電圧 107 を通過して信号V10Fとなる。

は、インパータ105 を通過して信号Fとなる。また、NORゲート102 の出力信号はインパータ106

[0072] [泰1]

N3 TRM2 N3 TRM3 Inputa NS TRM N2 TRM4 N2 TRM5 TRM6 N2 TRM1 N2 TRM2 NI TRM6 N2 TRM3 Jngu12 2 2 NI TRM4 NI TRMS NI TRM1 N1 TRM8 N1 TRM1 N1 TRM2 N1 TRM3 - nputl 7 **2** 9 / > > ∞ > 6

ıt 6.7.8	TRMI	TRM2	TRM3
- India	¥	ž	Ž
1. 2 Input 3.4.5 Input 6.7.8	N3 TRM4 N4 TRM	TRMS	TRM6
lupu	8	2	23
utput Input 1.2	N2 TRMT	TRM8	
	N 2	2 2	
+			

(0073]ループカウンタ12aの出力信号Niとヒューメデコーダの出力信号TRMiの組み合わせ(入 カ信号対INPUT i各々に相当)により、書き込み電圧選択回路は審き込み電圧制御回路に選択信号V1, V2 …、V10Fを出力する。すなわち、この審き込み電圧選択回路21は、トリミングヒューズ回路19にプログラムされたドリミング情報と、ループカウンタ12aの示す審き込み回数に基づき、図91に示すような審き込み電圧VPPを生成するように動作する。

[0074]図12は、図5の書き込み電圧制御回路の構成を示す回路図である。REFは、チップ内部の他の回路で発生される一定電圧である。入力される選択信号V1~V10Fのうちのいずれかが"H"レベルになると、ノードVINと一定電圧REFとが等しくなるように、ノード130の電圧が決定される。これにより、母き込み電圧VPPは、pn接合ダイオードQ1~Q4の各プレイクダウン電圧とノード130の電圧の和に等しくなるように制御され、図5の審き込み電圧出力回路に供給され

【0075】上記様成の第2の実施形態における不揮発性半導体メモリ装置において、例えば、図8 におけるTRM4 が"H"レベルになるように、ダイソート工程において図1のヒューズ67を切断すれ ば、1回目のデータ客き込みでは、客き込み電圧VPPは、信号V4 に対応する電圧になり、2回目 のデータ客き込みでは、客き込み電圧VPPは、信号V7 に対応する電圧になり、3回目のデータ 書き込みでは、書き込み電圧VPPは、信号V7に対応する電圧になり、3回目のデータ

[0076]また、4回目以降のデータ書き込みにおいては、常に、書き込み電圧VPPは、VPPmaxになるように制御される。また、書き込み時間は、1回目から3回目までのデータ書き込みにおいては、一定値とし、4回目以降のデータ書き込みにおいては、毎回、前回の書き込み時間の4倍になるように制御する。これにより、チップ毎の書き込み特性を考慮して、チップ毎に最適な書き込み電圧の与え方を個々に設定できる。

[0077]以上、説明したように、本発明の不揮発性半導体メモリ装置によれば、次のような効果がある。 書き込み回数が増えるにつれて次第に審き込み電圧を上昇させ、かつ、 書き込み電圧が上限値になった後には、 書き込み電圧を最大値に維持し、 書き込み回数が増えるにつれて次第に書き込み時間を長くすることにより、全てのメモリセルに高速にデータを き込むことができ、かつ、メモリセルのしきい電圧の分布の幅も狭くすることができる。 さらに書き込み回数が増えるにつれて次第に書き込み電圧を上昇させる書き込み方式であることにより、メモリセルトランジスタのイナ・酸化限にかかるストレスを低減でき、メモリセルの信頼性向上を図ることができる。 込み電圧及び魯き込み時間を設定する手段を備えることにより、全てのチップについて高速な客 き込みが可能となり、狭いしきい電圧の分布が得られる。 0078]また、チップ間において書き込み特性のばらつきがある場合にも、チップ毎に最適な

(0079)なお、この発明が適用されるするスタックゲート型の半導体不揮発性メモリセルは、NAN

D型、AND型、NOR型、DINOR型等いずれの構成でメモリセルアレイを構成してもよい。

[0080] 【発明の効果】以上、説明したようにこの発明の不揮発性半導体配憶装置によれば、全てのメモリセルにおいて、しきい電圧の分布が広がらずに高速なデータ書き込みを実現することができ、かっ、メモリセルの閾値分布の幅も狭くすることができる。 [0081]また、チップ間において書き込み特性のばらつきがある場合にも、チップ毎に最適な書き込み電圧及び書き込み時間を設定する手段を備えることにより、メモリセルのしきい電圧の分布を広げない高速なデータ書き込みを、チップ毎のメモリセルの書き込み特性に応じつつ実現する。


図の説思


(図1)本発明の第1の実施形態に係る不揮発性メモリ装置の要部の構成を示す回路ブロック図。
[図2]図1の回路の動作を示す波形図。
[図3]図1の回路の動作を示す波形図。
[図3]図1の回路に関する書き込み動作の制御を示すフローチャート。
[図4]セルのしきい電圧を上昇させる。書き込み電圧の上昇分及びこの上昇分に等価な書き込み時間の関係を示す特性図。
[図5]本発明の第2の実施形態に係る不揮発性メモリ装置の要部の構成を示すプロック図。
[図5]を明の第2の実施形態に係る不揮発性メモリ装置の要部の構成を示すプロック図。
[図5]図5の回路の動作を示すタイミング図。
[図5]図5の回路の動作を示すり音のの路域。
[図1]図5のロミングエーズデコーダの国路構成を示す回路図。
[図1]図5の中にコーズデコーダの出力信号と書き込み電圧総称「中の回路図。
[図1]図5の書き込み電圧選択回路の構成を示す一部の回路図。
[図1]図5の書き込み電圧選択回路の構成を示す一部の回路図。
[図1]図5の書き込み電圧観打回路の構成を示す一部の回路図。
[図1]図5の書き込み電圧制御回路の構成を示す一部の回路図。 【図面の簡単な説明


11…養き込み制御回路 12, 12a, 12b…ループカウンタ 13…タイマ

16…書き込み電圧出力回路 17…ロウデコーダ 14…酱き込み電圧制御回路 15…昇圧回路


21…番き込み電圧選択回路 62~65, 72, 99c, 103, 105 ~107 …インバータ 66, 91a~99a, 91b~99b…MOSトランジスタ 67…ヒューズ 71, 104 …NAND回路 101, 102 …NOR回路 103, 105 ~107 …インバータ R1 ~R12…抵抗 Q1 ~Q4 …pn接合ダイオード 19…トリミングヒューズ回路20…ヒューズデコーダ 18…メモリセルアレイ















【図5】









【図9】

